beats365官网在线平台

技术文章-YD
电源完整性仿真 > PCB设计如何用电源去耦电容改善高速信号质量

PCB设计如何用电源去耦电容改善高速信号质量

发布时间:2025-05-19 17:23:39

电源去耦电容改善高速信号质量?!What?Why? How?

高速先生成员--姜杰

大家都知道,信号的最佳回流路径是GND:对于走线而言,我们希望能参考GND平面;对于信号管脚,我们希望GND管脚伴随;对于BGA区域的高速信号扇出过孔,我们希望能被相邻的GND过孔包围。

因此,经验丰富的攻城狮一定会避免让高速差分信号置于如下的境地:BGA区域差分信号管脚的四周分布多个电源管脚(图中白色对应差分信号,绿色是GND网络,黄色是电源PWR网络),不多不少,一边一个。

 

1.png

 

理想很丰满,现实却很骨感,上图的这种情况偏偏是存在的,更要命的是,电源管脚还不能换成GND网络。

 

 

 

当硬件攻城狮对换PIN方案表示无能为力的时候,Layout攻城狮把求助的眼光投向了高速先生,高速先生则默默的看向本文的标题:如何用电源去耦电容改善高速信号质量?

没错,高速先生做过类似的案例。

如前所述,我们的Layout攻城狮经验丰富,在他的努力下,找到了另外一个对比模型,信号管脚周围只分布了3个电源管脚(下图中的红色圆圈)的情况。

 

2.png

 

为了高速先生仿真对比,Layout攻城狮也是非常的贴心了。

 

 

 

 

先仿真没有电容的情况。这个时候,对于走线特征阻抗100欧姆的差分信号,过孔阻抗是这样的:

 

 


3.png

 

 

阻抗曲线甚至出现了振荡。换个角度,对比衡量阻抗连续性的另外一个参数,回波损耗。对于本案例中的100GBASE-KR4信号,在基频12.9GHz以内的频段,4个电源孔情况下的最大回损-17.5dB3个电源孔情况下的最大回损-21.9dB

 


4.png

 

 通过对比可以发现,回流地孔的增加确实改善了差分过孔的阻抗,回损也反映了同样的趋势。问题在于,无论是3个电源孔还是4个电源孔,结果都不太理想。

一直关注高速先生的朋友,一定还记得前不久的一篇文章《瞧不起谁啊!“缝合电容”我怎么可能不知道》,此时会不会突发灵感:同样是电容,电源去耦电容该不会对改善高速信号质量有帮助吧?

试试看。

每个电源管脚加上本就属于它的去耦电容,像下图这样(当然了,BGA和电容位于PCB不同的布局面,本视图是为了大家更清楚的看到二者的相对位置)。

 


5.png

 

增加电容前后,3个电源过孔情况的回损对比如下,在关注频段内,增加电容后的最大回损有较大改善。

 

 

6.png

 

同样的, 4个相邻电源过孔的差分过孔回损也改善了不少。整体对比情况如下图。

 

 


7.png

 

电源去耦电容本来是为了减小电源噪声,没想到还能顺带改善信号质量,这到底是为什么呢?

热门文章

PCB设计经验:到底DDR走线能不能参考电源层啊?
隔离地PCB过孔要放哪里,才能最有效减少PCB高速信号过孔串扰?
PCBA板中神秘消失的锣槽
EXCUSE ME,表层的AC耦合电容和PCB内层的高速线会有串扰?
PCB板双面布局的DDR表底走线居然不一样,这么低级的错误都没看出来?
PCB 背钻塞孔翻车记!绿油凸起竟让焊接 “手牵手” 短路
PCB加工中的“流胶”到底是怎么影响阻抗的?
PCB板ATE测试探针卡设计和生产的核心技术要求,你知道多少?
相同PCB单板,相同信号的AC电容,为啥反焊盘不同?
真不敢信,PCB板上就挪动了一个电阻,DDR3竟神奇变好了
PCB板上PIN DELAY单位错了,DDR4跑不起来,真的吗?
老实说:你们关心过表层绿油的厚度吗?
那个要“深紫色油墨”的客户,让我一宿没睡!
要是我再不说,估计就没人知道电路板“贾凡尼效应”了!
PCB别人包地你包地,但别人的隔离度比你好10dB不止
出货给客户一块残缺的PCB板,客户为什么还要给我们点赞
遇事不决,PCB电磁绝学
PCB棕化工艺不同,高速信号损耗差老远了!
高速PCB板GSSG结构走线串扰大? 悄悄“转”一下当场好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB设计制造“残铜率”知多少,怎么做好控制±5%的阻抗值
高速PCB如果链路中必须有一个阻抗不连续点,你会把它放在哪呢?
产品服务
Baidu
sogou