beats365官网在线平台

技术文章-YD
信号完整性仿真 > 单通道100GBPS速率还没做,448GBPS就要来了?

单通道100GBPS速率还没做,448GBPS就要来了?

发布时间:2026-05-25 14:09:10

最近常听到“要站在光里,不要光站着”这句话,光也成了最近市场最靓的仔,火得一塌糊涂,甚至说“光进铜退”,大家怎么看?欢迎大家一起来讨论。

高速先生成员--周伟

一年一度的DesignCon会议早就结束了,本次会议的干货还是很多的,大家都知道DesignCon是全球最权威、规模最大的高速通信与芯片、电路板到系统设计的顶级工程会议,也是全球著名芯片公司、连接器/线缆和PCB厂家的硬件工程师、SI/PI 专家等大拿们的年度盛会,被称为高速互联 / 信号完整性领域的 “超级碗”。每年年初在美国硅谷圣克拉拉会议中心举办,从1995年开始至今已成功举办了31届。

熟悉我们高速先生惯例的童鞋们估计已经猜到了,虽然没有每次都亲临现场,但每年有空的时候我们都会拜读DesignCon的文章,然后根据我们的理解再把比较感兴趣的部分拿出来和大家分享,也让大家跟着我们的步伐一起看看有哪些最新的技术进展。好了闲话少说,来看看今年会议上出现了哪些最新的技术吧。 

 解压文档后通盘扫了一眼,映入眼帘最多的无疑是“400/448Gbps”,”他”就是今年会议上最靓的仔,围绕”他”的话题也最多,当然也少量出现224Gbps和112Gbps,但这两个已经在前两年的会议里提到了多次,今年已经从小甜甜变成了“牛夫人”,可见随着AI的需求旺盛起来,技术的发展迭代也确实快得惊人,对算力的要求也越来越高。简单归纳了一下,112Gbps以上相关的文章居然有下图这么多,而绝大多数都是和400/448Gbps相关。

 386-1-1.png

为了实现400/448Gbps速率,又衍生出了CPC,CPO以及新的编码技术PAM6和PAM8等,我们先来简单认识一下它们到底是什么。

• CPC介绍

CPC是Co-Packaged Copper(共封装铜互连)的简称,就是把高速铜连接器、铜缆接口直接跟交换 / AI 芯片封装做在一起,让高速信号不用走过长的 PCB 走线,直接从芯片出来就接到铜缆,这个主要是为了解决 448Gbps 高频电信号在 PCB 上损耗太大、带宽不够的问题,局部共封装后的示意如下图所示。

386-1-2.png

具体应用示意如下图所示:

 

386-1-3.png

 

真实的应用场景如下图所示。

 

386-1-4.png

 

• CPO介绍

CPO是Co-Packaged Optics(共封装光学)的简称,就是把光引擎(激光 + 调制 + 探测)和交换芯片 / AI 芯片封在同一个基板上,光纤直接从封装出来,不再用可插拔光模块。主要解决高速信号(448G/1.6T)在 PCB 上跑不长(损耗大)、功耗太高、密度上不去的三大核心难题,如下示意图所示:

386-1-5.png

 

CPC和CPO的区别:综合来说CPC 是把铜缆接口与芯片共封装,用于机架内短距离电互联,专门解决 448Gbps 电信号在 PCB 上损耗大、带宽不足的问题;而 CPO 是把光引擎与芯片共封装,用于机架间长距离光互联,专门解决高速传输损耗大、功耗高、端口密度低、信号无法远距离传输的问题,二者分别对应 AI 集群里Scale-Up 近电连接与 Scale-Out 远光连接的不同场景,看起来CPC和CPO对于PCB人不太友好啊。

 •   PAM6和PAM8介绍

PAM6是6-level Pulse Amplitude Modulation(6 电平脉冲幅度调制)的简称,每符号2.5bit,448Gbps速率下奈奎斯特频率(有些说法叫带宽)约90GHz,性能与复杂度折中,适合信道一般、功耗有限的场景。PAM8是8-level Pulse Amplitude Modulation(8 电平脉冲幅度调制)的简称,每符号3bit,448Gbps速率下奈奎斯特频率仅约75GHz,仿真性能最优,适合信道好、能提供高SNR的场景。二者主要是为了让 448Gbps速率避开 PAM4 所需的 112GHz 超高频率难题。PAM4到PAM8对应的眼图如下所示。

 

386-1-6.png

 

下表简单对比了PAM4到PAM8的特性。

386-1-7.png

•   PCIe7.0介绍

    PCIe 7.0 是PCI-SIG 在 2025 年 6 月正式发布的新一代高速总线标准,单通道速率128 GT/s,是 PCIe 6.0 的两倍,x16 双向带宽512 GB/s,采用 PAM4 调制与 FLIT 流式编码,具备超高带宽、低延迟、高能效、原生支持光互连、兼容前代及 CXL/UCIe 生态等核心特性,主要应用于AI 大模型训练、GPU 集群、HPC、Chiplet、800G 以太网、CPO 共封装光学、数据中心高速存储与计算互联等场景,有效解决了下一代算力平台带宽瓶颈、传统 I/O 延迟过高、高速信号在 PCB 上损耗受限、高密度系统功耗过大、长距离传输能力不足等关键问题,为未来高密度、高算力、低延迟的数据中心与 AI 硬件提供底层高速互连支撑。

 

386-1-8.png

 

PCIe7.0的协议已经出来了,但目前主流的应用还是在PCIe4.0和PCIe5.0,PCIe6.0从目前的应用端来看都不太多,随着后续AI对于速率的要求越来越高,有种说法是最终市场会跳过PCIe6.0而直接选择PCIe7.0,未来的事情谁又能说得好呢,我们拭目以待吧。

 386-1-9.png

总体来说我们对于今年DesignCon会议的焦点还是在448Gbps速率的实现上,后面我们会重点谈谈实现它的具体技术如CPO、CPC及PAM6和PAM8,欢迎大家继续关注。

 

问题来了:

最近常听到“要站在光里,不要光站着”这句话,光也成了最近市场最靓的仔,火得一塌糊涂,甚至说“光进铜退”,大家怎么看?欢迎大家一起来讨论。

 

热门文章

PCB设计经验:到底DDR走线能不能参考电源层啊?
隔离地PCB过孔要放哪里,才能最有效减少PCB高速信号过孔串扰?
PCBA板中神秘消失的锣槽
EXCUSE ME,表层的AC耦合电容和PCB内层的高速线会有串扰?
PCB板双面布局的DDR表底走线居然不一样,这么低级的错误都没看出来?
PCB 背钻塞孔翻车记!绿油凸起竟让焊接 “手牵手” 短路
PCB加工中的“流胶”到底是怎么影响阻抗的?
PCB板ATE测试探针卡设计和生产的核心技术要求,你知道多少?
相同PCB单板,相同信号的AC电容,为啥反焊盘不同?
真不敢信,PCB板上就挪动了一个电阻,DDR3竟神奇变好了
PCB板上PIN DELAY单位错了,DDR4跑不起来,真的吗?
老实说:你们关心过表层绿油的厚度吗?
那个要“深紫色油墨”的客户,让我一宿没睡!
要是我再不说,估计就没人知道电路板“贾凡尼效应”了!
PCB别人包地你包地,但别人的隔离度比你好10dB不止
出货给客户一块残缺的PCB板,客户为什么还要给我们点赞
遇事不决,PCB电磁绝学
PCB棕化工艺不同,高速信号损耗差老远了!
高速PCB板GSSG结构走线串扰大? 悄悄“转”一下当场好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB设计制造“残铜率”知多少,怎么做好控制±5%的阻抗值
高速PCB如果链路中必须有一个阻抗不连续点,你会把它放在哪呢?
beats365巡回技术研讨会2 高速先生申请 产品服务
Baidu
sogou